cp如何接连续时钟信号CP是触发器的触发输入端，用于给数字触发器提供时钟的作用。 数字逻辑电路的设计分为组合逻辑电路和时序逻辑电路两种类型。其中，组合逻辑电路采用常见的与非门，不需要时钟即可实现逻辑功能；时序逻辑电路将逻辑门电路集成为触发器，如常见的JK触发器。
在时序逻辑电路中，最大的特点就是可以进行功能保存，在CP端没有时钟信号输入的时候，触发器的输出状态保持不变，只有在有效的CP脉冲输入时，其输出才会根据触发器的功能进行输出更新。
时序逻辑电路又可以分为同步时序逻辑电路和异步时序逻辑电路：同步时序逻辑电路是指所有的触发器的CP端连接同一个脉冲所有触发器同时翻转；而异步时许逻辑电路的CP则一般是前一个触发器的输出连接后一个触发器的CP。